# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63055627 A

(43) Date of publication of application: 10.03.88

(51) Int. CI G06F 7/52

(21) Application number: 61198911 (71) Applicant: TOSHIBA CORP
(22) Date of filing: 27.08.86 (72) Inventor: OWAKI YUKITO


#### (54) SEMICONDUCTOR LOGIC ARITHMETIC UNIT

#### (57) Abstract:

PURPOSE: To eliminate increase of the wiring delay and to increase the arithmetic speed of a multiplier which gives the N-fold parallel addition to the addition of the same digits of a partial product, by dividing two parts where the same digits are added into N blocks.

CONSTITUTION: An addition part of a partial product includes a block 1 of a digit i=1Wn-2 of a multiplicand and a digit j=1Wn/2-2 of a multiplier, and a block 2 of a digit l=1Wn-2 of multiplicand and a digit j=n/2-3Wn-2 of a multiplier. The addition is carried out by n/2 times at the n-th digit of a product in the block 1; while the addition is carried out by n/2 times at the n-th digit of a product in the block 2 respectively. The additions can be carried out simultaneously and in parallel with each other, and furthermore the addition signals are supplied to an approximate adder of the final stage set a position right under each block. Thus the wiring delay is minimized. The circle marks show the full adders including the partial product producers, thick solid lines show sum signals, and dotted lines show carry signals respectively.

COPYRIGHT: (C)1988,JPO&Japio



⑩ 日本国特許庁(JP)

13 特許出願公開

### ⑫公開特許公報(A)

昭63-55627

@Int\_Cl.1

識別記号

庁内整理番号

△公開 昭和63年(1988)3月10日

G 06 F 7/52

3 1 0

M - 8320 - 5B

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 半導

半導体論理演算装置

**到特 頤 昭61-198911** 

②出 願 昭61(1986)8月27日

70条 明 者 大 脇

神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

⑪出 顋 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

砂代 理 人 弁理士 則近 憲佑

外1名

स्य इस स

1. 発明の名称

半導体於理須算數位

2. 符許請求の範囲

キャリーセーブ方式を用い、かつ部分被の同一桁の加算をn型に並列加算する象容器であって、少なくとも同一桁の加算をする部分を2つからN 取のブロックに分割配置して優成したことを特徴とする半導体論理演算装置。

3. 発明の詳細な説明

(発明の目的)

(産衆上の利用分野)

・この発明は、半導体論理演算数置特に乗算器の 演算速度のレイアウトによる高速化に関する。

(従来の技術)

来打は彼女の基本的姿器であり、半路体為理院 なお子として乗算器は単体としても、又各種半導 体マイクロコンピュータの一柄成プロックとして も広く使用されている。近年、乗算器のピット数 は8ビットから16、32ビットと切大しており、こ れに伴い来算品の演算速度向上に対する市場の要請も大きい。梁算器の商速化の手法としては、従来より多くの考案がなされている。(参考、日経エレクトロニクス「LIS化が進む並列復算方式による梁算器の回路方式を見る」1978.5.月号)

高速化に対する協めて有効な手段として、各桁 ごとに並列である加算経路をさらに各桁内で並列 に加算する手法が開発された。(ISSCC'84 DIGEST OF TECHNICAL PAPERS PP92「A CNOS/SOS Multiplier」)

この方式を図を用いて解説すると、第5回に示すように、x1及びy3をそれぞれ乗数及び被乗数のi 桁目及びj 桁目を示すとすると、(x14, とy3-,)の交点で生成された部分狭と (x1+, とy3) (y3とx1+,)は同じ桁に属する部分税となる。

従来はそれを第5図の(a) のようにパターン配図し、(x1+1とy1-1)と(x1とy1+1)を加算する経路と(x1+1とy1)(x1-1とy1+1)を加算する経路とを並列に設け部分様の加算の断数を第5図の(b) の並

列でないものに対して減少させ加算の高速化を行 なっている。

この折内並列加算方式は、ブースのアルゴリズムを用いて部分限の数を減らした場合にも当然応用できる。

#### (発明が解決しようとする問題点)

この桁内並列加算方式は有効な手紙であるが、第5回の(a)のようなブロック配置を用いると(a)と(b)を比較してわかるように、ある加算器の出力は1ビット飛び越して次の次のビットに入力する為、(a)の方式では(b)の方式より2倍程度配線が長くなることがわかる。即ち配設遅延は、長さの2乗に比例するので配誤遅延は(a)は(b)の~4倍となる。(a)方式は(b)方式より加算段数は桁内並列化により減少しているが、配線遅延は増大し加算段数減少の効果が十分現われない。

本発明は、この桁内並列加达方式における、配 級遅延の増大をなくし乗算器の演算速度の高速化 を選成することを目的とする。

#### (発明の構成)

以と11の信号級の交点では1+5桁の部分務が生成される。また。太い契縁はは和個号。実験数の入力信号を示し、初い実践は発数ののより信号を示し、初い実践は発数ののようを示する。との対する1~1~2を数のでは1~1~2を数のでは1~1~2を数のでは1~1~2を数のが行うのでは1~2~2を数のが行うでは1~2~2を数のがでは1~2~2を数のがでは1~2~2を数の第1では1~2~2を数の第1では1~2~2を数の第1では1~2~2を数の第1では1~2~2ををないができる。ことができる。

第2回は本発明をブースのアルゴリズムを用いた乗算器に適用した場合の実施例である。例えば 2、次のブースのアルゴリズムにより部分積の数は 半分とすることができることが知られている。第 2回ではブースのアルゴリズムで得られた部分積 の同一桁のものの加算を2度に並列加算し、かつ (問題点を解決するための手段)

本見明は部分後の四一桁の加算をN選に並列加算する乗算器において、少なくとも同一桁の加算をする部分を2つからNケのブロックにし分割配置することを特徴とする。

#### (作用)

部分額の同一桁の加算を2重に並列加算する乗 算際において、同一桁の加算をするプロックを2つに分割することにより、従来の同一桁加算2组化従来器の場合と比較して和信号線、桁上り借予線の配線長が $\frac{1}{2}$ となる。この為配線遅延は $\frac{1}{2}$ × $\frac{1}{2}$ = $\frac{1}{4}$ となる。

これにより、衆算器の復算速度は大きく向上す ス

#### (実施例)

図を用いて本務明の実施例を説明する。第1回に同一桁の加算を2項に並列加算し、そのブロックを2つに分割した例を示す。第1関中の〇印は部分積生成器を含んだ全加拆除を示し、x1は被乗数のi桁目を、y3は乗数のi桁目を示すx1の信号

間一桁の加算を2つのブロックに分割することに より加算倡号の配線遅延を最小としている。

第1回及び第2回はそれぞれ同一桁の部分板の 加算を2重に並列処理した実施例を示したが、これは2重に限らずN重に容易に拡張され得る。又 同一桁の加算をN重に処理する場合には、ブロックの分割は2からN重まで選択の余地がある。

第3回に同一桁の加算を4重に処理しブロックを4つに分割した場合を、第4回に同一桁の加算を4 重に処理しブロックを2つに分割した場合を示す。

#### (犯明の効果)

本発明のように同一桁の加算する部分を複数の プロックに分割配置することにより、和偶号級、 桁上り信号線の配線長を小さくできるため、配線 遅延を最小にできる。

#### 4. 図面の簡単な説明

第1回はxxとして被恐致のi桁目を、yxとして 乗数のi桁目を示す本発明の構成図、第2回はブ ースのアルゴリズムを用いた場合の本発明の実施

## 特問昭63-55627(3)

例を示す核成図、第3 図は同一桁を4 近に並列加算し、かつ4 つのブロックに分割して配置した場合の本発明の実施例を示す初成図、第4 図は同一桁を4 近に並列加算し、かつ2 つのブロックに分割して配置した場合の本発明の他の実施例を示す 核成図、第5 図は健来の乗算器レイアウト例を示す様成図である。

x1… 被換数の主桁目、 y3… 桑数のう桁目、

代理人 并理士 浏 近 窟 佑 同 竹 花 暮 久 男

